Siemens Digital Industries Software stellte sein hardwaregestütztes Next-Gen-Verifizierungssystem der Veloce™-Reihe zur schnellen Verifizierung hochentwickelter Chipentwürfe (IC-Designs) der neuesten Generation vor. Dies ist das erste vollständige, integrierte Angebot, das eine virtuelle Best-in-Class-Plattform mit Hardware-Emulation sowie FPGA- (Field Programmable Gate Array) Prototyping-Technologien kombiniert und so die Nutzung modernster, leistungsstarker Verifizierungsmethoden auf Hardware-Basis ermöglicht.
Alle neuen Produkte im Verifizierungssystem
- Veloce HYCON (HYbrid CONfigurable) für die Verifizierung mittels virtueller Plattform bzw. Software. Mit der innovativen Technologie von Veloce HYCON können Kunden komplexe Hybrid-Emulationssysteme für ihre neuesten SoC- (System-on-Chip) Entwürfe entwickeln und einsetzen.
- Veloce Strato+, ein Kapazitätsupgrade des Veloce Strato Hardware-Emulators. Mit einer branchenführenden Kapazitäts-Roadmap für eine Skalierung auf bis zu 15 Milliarden Gatter kombiniert Veloce Strato+ den branchenweit höchsten Gesamtdurchsatz mit seiner höchsten Bandbreite für die Co-Modellierung und kürzesten Time to Visibility.
- Veloce Primo für FPGA-Prototyping auf Unternehmensebene, eine intern entwickelte Lösung für das Enterprise-Prototyping, die höchste Laufzeitleistung mit außergewöhnlich schnellem Prototyping verbindet.
- Veloce proFPGA für Desktop-FPGA-Prototyping. Mit einem modularen Kapazitätsansatz bietet die Veloce proFPGA-Produktfamilie Skalierbarkeit für eine Vielzahl von Kapazitätsanforderungen.
Dieses geschlossene System setzt neue Maßstäbe für die zukünftige Ausrichtung hardwaregestützter Verifizierungsmethoden. Es bringt Hardware-, Software- und Systemverifizierung auf die nächste Stufe der intelligenten Digitalisierung, indem es Verifizierungszyklen verkürzt und optimiert sowie gleichzeitig dazu beiträgt, die Verifizierungskosten zu senken.
Reale Workloads und Frameworks analysieren gesamten Verifizierungszyklus
Dieser nahtlose Ansatz des Verifizierungszyklen-Managements setzt auf die Ausführung marktspezifischer, realer Workloads, Frameworks und Benchmarks zur Analyse von Energie und Performance zu Beginn des Verifizierungszyklus. Dadurch kann der Kunde virtuelle SoC-Modelle frühzeitig im Zyklus erstellen und mit der Integration beginnen, indem echte Firmware und Software auf Veloce Strato+ ausgeführt wird; dies ermöglicht eine umfassende Sichtbarkeit bis auf die niedrigste Hardwareebene. Anschließend kann der Kunde das gleiche Design auf Veloce Primo abbilden, um die Software-/Hardwareschnittstellen zu validieren und Software auf Anwendungsebene auszuführen, wobei nahezu Systemgeschwindigkeit erreicht wird. Um diesen Ansatz so effizient wie möglich zu gestalten, verwenden Veloce Strato+ und Veloce Primo die gleiche RTL-Datei, die gleiche virtuelle Verifizierungsumgebung sowie die gleichen Transaktoren und Modelle für eine möglichst hohe Wiederverwendung von Sicherheitsprüfungen, Umgebung und Testinhalten. Dies ist eine notwendige Grundlage für eine nahtlose Methodik.
Funktionales Verifizierungssystem erfüllt neue Anforderungen
„Mit dem Eintritt in den neuen Halbleiter-Megazyklus brauchen wir im softwarezentrierten SoC-Design eine neue Form von funktionalen Verifizierungssystemen, um den neuen Anforderungen gerecht zu werden“, betont Ravi Subramanian, Senior Vice President und General Manager, Siemens EDA. „Die Einführung des Veloce-Systems der nächsten Generation, das diese zentralen neuen Anforderungen erfüllt, ist das direkte Ergebnis gezielter Investitionen von Siemens zur Schaffung eines integrierten Komplettangebots mit einer klaren Roadmap für das kommende Jahrzehnt. Mit der heutigen Ankündigung setzen wir neue Maßstäbe für ein System, das in der Lage ist, diese neuen Verifizierungsanforderungen für Kunden aus den verschiedensten Bereichen zu erfüllen – von Rechen-und Speichersystemen über KI/ML, 5G und Netzwerke bis hin zur Automobilindustrie.“
Aspekte des erweiterten hardwaregestützten Verifizierungssystems
Durch Innovationen in den Bereichen Chip-, System- und Softwaredesign erfüllt Veloce Strato+ die 2017 mit der Einführung der Veloce Strato-Plattform veröffentlichte Kapazitäts-Roadmap. Innovationen in Design und Herstellung des Crystal 3+ – eines neuen, proprietären 2,5D ICs – erhöhen die Systemkapazität im Vergleich zum vorherigen Veloce Strato-System um das 1,5-fache. Damit wird Veloce Strato+ mit einer verfügbaren Kapazität von 15 Milliarden Gattern zum Emulationsmarktführer. Diese Kapazität ist die größte aktuell verfügbare effektive Kapazität und wird bereits von mehreren Veloce Strato+-Kunden eingesetzt.
Mehr Informationen zum Verifizierungssystem finden Sie hier.
